以不可切割表示法處理植基於群聚策略之平面規劃問題

A Clustering-Based Approach for Floorplanning by Using Non-Slicing Representation

隨著VLSI/SOC（very large scale integration/system-on-a-chip）的蓬勃發展，如何有效並迅速的評估晶片面積是後端實體設計階段（physical design phase）中相當重要的議題。但對於許多先前研究而言，若要正確的評估具有較多模組之晶片面積，需花費大量的時間。因此在本論文中我們提出一個植基於群聚（clustering）策略之不可切割平面規劃演算法以便能有效且迅速的評估晶片面積。在我們的方法中，首先使用群聚技巧將模組聚集起來形成一些面積較大但個數較少的組合模組（supermodules），接著採用Corner Block List 表示法來記錄組合模組間相對位置關係並在其上執行模擬退火（simulated annealing）程序以求得具有較小面積之平面圖（floorplan）。由實驗結果得知，對具有較多模組電路之GSRC（gigascale systems research center）測試例子而言，使用群聚策略確實能快速且有效地求得較佳的平面圖。