全球ASIC與ASSP晶片設計案趨勢

市場採用先進製程節點的速度正持續趨緩。晶片設計人員為了節省設計成本，紛紛在新設計上採用成熟的主流製程。加上晶片設計案（chip design start）整體數量持續下滑，這樣的現象代表先進晶片設計案數量下滑將更為嚴重。根據Gartner定義，晶片設計案乃指已經完成並下線送交製造（taped out）的新款晶片設計案，並以獨有的原型交貨予客戶。