FinFET推動更明智的物理IP選擇

為了不斷提高積體電路的效能與密度，半導體產業目前正面臨IC製造方法的巨大變革，可能會對設計方法產生影響。晶圓代工廠家目前正準備根據finFET概念加強使用三維電晶體結構的14nm和16nm製程，因為相較於20nm的平面型電晶體，它們可以提供更高的效能。通過提高載流通道，可從gate的三面對其進行環繞，從而使gate展現出更強的靜電控制。這克服了導致過多漏電流的短通道效應以及使用大量矽片製造的奈米等級平面型電晶體所產生的其他問題。多層面gate的進一步優勢在於:單位範圍內的驅動電流多於平面型器件單位範圍內的驅動電流—相比於平面型器件，在等效gate長度相同的情況下，使用鰭（Fin）結構高度可創造有效容積更大的通道。這意味著更佳性能。